전자회로 3+4
과목전자회로 3+4
강사박영기
강의 구성101강
강의시간약 95시간
수강기간
정가300,000원
할인10%, -30,000원
판매가270,000원
- 강의소개
- 커리큘럼
- 수강평
강의 소개
이런 고민 있으신가요?
😓귀환은 배웠는데 실제 741 BJT OP-AMP 내부가 어떻게 설계되는지 연결이 안 된다
📉필터 설계에서 버터워스·체비셰프 전달 함수와 능동 필터 회로가 어떻게 연결되는지 모른다
📚MOSFET 증폭기는 됐는데 CMOS 디지털 논리에서 스위치로 동작하는 관점 전환이 안 된다
🤔메모리 종류는 알겠는데 SRAM·DRAM 셀 회로와 감지 증폭기가 왜 필요한지 이해가 안 된다
삼성SDI 책임연구원 출신 실무 경력자가 아날로그 IC 설계부터 디지털 회로·메모리까지 연결합니다. 전자회로 3+4를 한 번에 완성합니다.
이 강의에서 배울 내용
A·B·AB·D급 출력단과 CMOS AB급 IC 전력 증폭기를 이해합니다 (전자회로 3)
2단 CMOS·폴디드 캐스코드·741 BJT OP-AMP 내부 회로를 완전히 분석합니다 (전자회로 3)
버터워스·체비셰프 능동 필터를 설계하고 RC·LC·수정 발진기를 완성합니다 (전자회로 3)
CMOS 반전기의 정적·동적 특성과 전파 지연·전력 손실을 완성합니다 (전자회로 4)
의사-NMOS·통과 트랜지스터·동적 MOS·BiCMOS 논리 회로를 이해합니다 (전자회로 4)
SRAM·DRAM 셀·감지 증폭기·주소 디코더·ROM 구조를 완성합니다 (전자회로 4)
이 강의로 완성되는 개념+실력
출력단·전력 증폭기CMOS·BJT OP-AMP 설계능동 필터 설계발진기·파형 성형CMOS 논리 게이트동적 MOS·의사-NMOSSRAM·DRAM 셀감지 증폭기·ROM
전자회로 개념+실력 완성
트랜지스터는 배웠는데, 증폭기 회로를 보면 어디서부터 해석해야 할지 모릅니다. 소자 공부와 회로 해석 사이에 연결이 끊겨 있기 때문입니다.
741 OP-AMP 내부는 분석했는데, CMOS 디지털 논리에서 같은 트랜지스터가 스위치로 동작하는 관점 전환이 안 됩니다.
실무 전문가의 박영기 교수님과 아날로그 IC 설계부터 디지털 회로·메모리까지 연결합니다. 전자회로 3+4를 한 번에 완성합니다.
💡
아날로그 IC 설계
2단 CMOS·폴디드 캐스코드·741 BJT OP-AMP 내부 설계가 아날로그 IC 과목의 직접 기반
📡
통신·RF 회로
능동 필터·동조 증폭기·발진기 설계가 통신 시스템 주파수 선택·신호 처리의 핵심
💾
반도체 메모리 설계
SRAM·DRAM·ROM 셀과 감지 증폭기 설계가 반도체 메모리 직무의 핵심 기반
⚙️
디지털 IC·SoC 설계
CMOS 디지털 논리·비례 축소·전력 손실이 디지털 IC 설계와 SoC 최적화의 출발점
이런 분께 추천합니다
01전자회로 3+4를 한 번에 완성하고 싶은 전자·전기공학 전공자
02아날로그 IC 설계 수업을 앞두고 OP-AMP 내부 회로와 필터 설계를 완성하려는 학생
03반도체 메모리·디지털 IC 설계 직무 취업을 목표로 전공 기반을 완성하려는 학생
04CMOS 디지털 논리와 메모리 회로를 트랜지스터 수준에서 이해하고 싶은 전공자
05군 제대 후 복학 전 전자회로 3+4 선행·복습이 필요한 학생
학습 목표 및 효과
📐741 BJT OP-AMP 내부 회로를 분석해 아날로그 IC 설계의 흐름을 완성합니다
📡버터워스·체비셰프 필터와 발진기 설계를 완성해 RF·통신 회로 전공 수업의 기반을 갖춥니다
💾CMOS 디지털 회로와 SRAM·DRAM 메모리 셀 설계를 완성합니다
🏭아날로그 IC·VLSI·반도체 메모리 등 후속 전공 수업에서 기반이 흔들리지 않게 됩니다
강의 특징
0101 삼성SDI 책임연구원 출신 전문가에게 제대로 배운다
- 다년간 실무 경험을 보유한 삼성SDI 책임연구원·기술면접관 출신 전문가의 강의
- 소자의 물리적 동작과 회로 설계를 함께 연결하는 설명 — 예제로 실력 완성
0202 전자회로 3+4 — 한 번에 완성
- 전자회로 3 (1~64강): 출력단(A·B·AB·D급·CMOS AB급) / 연산 증폭기 회로(2단 CMOS·폴디드 캐스코드·741 BJT OP-AMP) / 여파기·동조 증폭기 / 신호 발생기·파형 성형
- 전자회로 4 (65~101강): CMOS 디지털 논리(논리 게이트·CMOS 반전기 정적·동적 동작·전력 손실) / 고급 CMOS 디지털(비례 축소·의사-NMOS·통과 트랜지스터·동적 MOS) / 반도체 메모리(래치·플립플롭·SRAM·DRAM·ROM)
0303 체계적인 커리큘럼으로 전자회로 습득
- 교재 설명으로만 이해하기 어려운 이론도 쉽게 정리, 다양한 예제로 실력 완성
- PDF 학습자료 제공으로 효율적인 학습 지원
강사 소개
박영기
전자기학 회로이론 전자회로 (4년제 / 공학계열 / Membership)
경력/약력
서강대학교 전자공학과 졸업 (전자공학 전공, 물리학 부전공) 서강대학교 대학원 석사 (초고주파공학 전공) 국립과학수사연구소 공업연구사(전자) 18회 특별채용 합격 前 삼성SDI 종합연구소 책임연구원/기술면접관 / 사내 직능교수 前 삼성SIM 전자공학 초빙 강사 現 삼성 멀티캠퍼스 전자공학 강사 現 탑그레이드 전자공학 대표강사
저서
항공우주연구원 카리스쿨 칼럼 기고 교양과학도서 (집필 중) 교양과학도서 (지성사) 교양과학도서 (지성사) 교양과학도서 (찰리북)
커리큘럼
101강 · 약 95시간 24분111.1 출력단의 분류0:20:58
211.2 A급 출력단1:28:02
311.3 B급 출력단1:14:35
411.4 AB급 출력단1:12:37
511.5 AB급 회로의 바이어싱(1)0:47:56
611.5 AB급 회로의 바이어싱(2)0:34:45
711.6 AB급 회로 구성의 변화0:41:11
811.7 CMOS AB급 출력단(1)0:33:59
911.7 CMOS AB급 출력단(2)1:00:28
1011.7 CMOS AB급 출력단(3)0:40:31
1111.8 IC 전력 증폭기0:47:02
1211.9 D급 전력 증폭기0:49:49
1311.10 전력 트랜지스터(1)1:01:10
1411.10 전력 트랜지스터(2)0:55:16
1512.1 2단 CMOS 연산 증폭기(1)0:55:52
1612.1 2단 CMOS 연산 증폭기(2)1:21:56
1712.1 2단 CMOS 연산 증폭기(3)1:01:25
1812.1 2단 CMOS 연산 증폭기(4)0:45:31
1912.2 폴디드 캐스코드 CMOS 연산 증폭기(1)0:32:34
2012.2 폴디드 캐스코드 CMOS 연산 증폭기(2)0:39:39
2112.2 폴디드 캐스코드 CMOS 연산 증폭기(3)1:11:53
2212.3 741 BJT 연산 증폭기(1)0:44:38
2312.3 741 BJT 연산 증폭기(2)1:37:09
2412.3 741 BJT 연산 증폭기(3)1:40:25
2512.3 741 BJT 연산 증폭기(4)1:10:45
2612.3 741 BJT 연산 증폭기(5)1:38:24
2712.3 741 BJT 연산 증폭기(6)0:41:10
2812.4 741 BJT 연산 증폭기의 최신 설계기법(1)0:24:49
2912.4 741 BJT 연산 증폭기의 최신 설계기법(2)1:25:42
3012.4 741 BJT 연산 증폭기의 최신 설계기법(3)1:09:30
3112.4 741 BJT 연산 증폭기의 최신 설계기법(4)1:12:44
3213.0 여파기와 동조 증폭기0:07:00
3313.1 여파기 전송, 유형, 그리고 사양0:30:59
3413.2 여파기 전달 함수0:56:23
3513.3 버터워스 여파기와 체비셰프 여파기(1)1:21:14
3613.3 버터워스 여파기와 체비셰프 여파기(2)1:13:46
3713.4 1차 및 2차 여파기 함수(1)0:58:13
3813.4 1차 및 2차 여파기 함수(2)0:28:14
3913.4 1차 및 2차 여파기 함수(3)1:17:49
4013.4 1차 및 2차 여파기 함수(4)0:32:56
4113.4 1차 및 2차 여파기 함수(5)1:11:41
4213.5 2차 LCR 공진기(1)1:04:00
4313.5 2차 LCR 공진기(2)0:42:39
4413.6 시뮬레이티드 인덕터에 기초를 둔 2차 능동 여파기(1)1:27:46
4513.6 시뮬레이티드 인덕터에 기초를 둔 2차 능동 여파기(2)0:17:42
4613.7 2-적분기 루프 구성에 기초를 둔 2차 능동 여파기(1)1:18:32
4713.7 2-적분기 루프 구성에 기초를 둔 2차 능동 여파기(2)1:15:10
4813.8 단일 증폭기 쌍2차 능동 여파기(1)1:10:21
4913.8 단일 증폭기 쌍2차 능동 여파기(2)1:20:57
5013.9 감도0:48:02
5113.10 트랜스컨덕턴스-C 여파기1:20:10
5213.11 스위치드 커패시터 여파기1:00:13
5313.12 동조 증폭기1:25:52
5414.1 사인파 발진기의 기본 원리(1)0:50:55
5514.1 사인파 발진기의 기본 원리(2)0:49:44
5614.2 연산 증폭기-RC 발진기 회로1:05:39
5714.3 LC 발진기와 수정 발진기(1)0:58:03
5814.3 LC 발진기와 수정 발진기(2)1:05:20
5914.4 쌍안정 멀티바이브레이터(1)0:59:46
6014.4 쌍안정 멀티바이브레이터(2)0:28:08
6114.5 비안정 멀티바이브레이터를 이용한 구형파와 삼각파의 생성1:06:30
6214.6 표준 펄스의 생성 : 단안정 멀티바이브레이터0:49:03
6314.7 직접 회로 타이머1:16:13
6414.8 비선형 파형 성형 회로0:41:43
6515.1 CMOS 논리-게이트 회로(1) 1:04:40
6615.1 CMOS 논리-게이트 회로(2) 0:31:10
6715.2 디지털 논리 반전기(1)0:44:31
6815.2 디지털 논리 반전기(2)1:23:03
6915.2 디지털 논리 반전기(3)0:30:47
7015.3 CMOS 반전기(1)1:06:18
7115.3 CMOS 반전기(2)1:12:59
7215.3 CMOS 반전기(3)1:01:02
7315.4 CMOS 반전기의 동적 동작(1)1:16:58
7415.4 CMOS 반전기의 동적 동작(2)1:18:39
7515.5 트랜지스터 크기(1)0:42:28
7615.5 트랜지스터 크기(2)0:31:26
7715.6 전력 손실1:10:54
7816.1 비례 축소 기술의 영향_초미세 설계 쟁점(1)0:43:08
7916.1 비례 축소 기술의 영향_초미세 설계 쟁점(2)0:47:48
8016.1 비례 축소 기술의 영향_초미세 설계 쟁점(3)0:37:00
8116.2 디지털 IC 기술, 논리 회로 계열, 설계 방법론0:30:08
8216.3 의사-NMOS 논리 회로(1)1:02:59
8316.3 의사-NMOS 논리 회로(2)1:15:56
8416.3 의사-NMOS 논리 회로(3)0:48:10
8516.3 의사-NMOS 논리 회로(4)0:34:31
8616.4 통과 트랜지스터 논리 회로(1)1:17:44
8716.4 통과 트랜지스터 논리 회로(2)1:29:57
8816.5 동적 MOS 논리 회로(1)1:15:17
8916.5 동적 MOS 논리 회로(2)0:12:41
9016.6 바이폴라, BiCMOS 논리 회로1:15:29
9117.0 서론0:06:10
9217.1 래치와 플립플롭(1)1:04:04
9317.1 래치와 플립플롭(2)1:07:32
9417.1 래치와 플립플롭(3)0:18:15
9517.2 반도체 메모리 : 종류와 구조0:49:37
9617.3 RAM 셀(1)1:14:07
9717.3 RAM 셀(2)0:58:00
9817.4 감지 증폭기와 주소 디코더(1)1:03:22
9917.4 감지 증폭기와 주소 디코더(2)1:03:56
10017.5 읽기 전용 메모리0:40:20
10117.6 COMS 영상 센서0:09:56
수강평을 불러오는 중...
300,000원270,000원